

用 AD7755 设计的低成本电能表

ADI 公司 Anthony Collins

概述

本应用笔记介绍了用美国 Analog Devices Inc. (简称ADI) 公司生产的AD7755设计的一种低成本、高精度电能表。本电能表是为单相、两线制系统设计的,但也容易适合特殊地区的设计要求,例如美国的配电系统通常要求居民电表采用单相、三线制系统。

采用AD7755设计电子式电能表是一种电能测量的低成本单片解决方案。AD7755 内部包含两路模数转换器(ADC),一个基准电压源和用来计算有功功率的全部信号处理电路。AD7755 还包含直接驱动机电式计度器(即电能记录器)的数字频率转换器(F1, F2)和用于校验和通信的高频脉冲输出电路(CF)。

阅读本应用笔记时,应该参照AD7755 活页资料(data sheet)——脉冲输出的电能计量集成电路。因为该活页资料对AD7755 的功能做了详细介绍,所以被本应用笔记多次引用。

设计目的

按照 1 级和 2 级交流有功功率电能表国际标准 IEC1036 (1996-09),作为本设计的主要依据。对于比较熟悉 ANSI C12.16 标准的读者,请见本应用笔记最后一节“ANSI C12.16 与 IEC1036 标准比较”,本节只对与 ANSI 相对应的 IEC1036 标准的主要内容作一些解释。

为满足多种情况下的精度要求,例如功率因数(PF)等于 1 时的精度要求和 PF 较低($PF = \pm 0.5$) 时的精度要求,设计技术指标应该远远高过基本技术指标。另外电能表的动态范围也超过 500。IEC1036 标准规定在 $5I_b \sim I_{max}$ 电流范围内达到规定的精度要求,见表 1。 I_{max} 的典型值是 I_b 的 400%~600%。表 1 列出了静态电能表的精度要求。对应一定精度的电流范围(动态范围)都用基本电流(I_b)表示。

表 1 精度要求

电 流 值 ¹	PF ²	百分比误差范围 ³	
		1 级	2 级
$0.05I_b \leq I < 0.1I_b$	1	$\pm 1.5\%$	$\pm 2.5\%$
$0.1I_b \leq I \leq I_{max}$	1	$\pm 1.0\%$	$\pm 2.0\%$
$0.1I_b \leq I \leq 0.2I_b$	0.5 滞后	$\pm 1.5\%$	$\pm 2.5\%$
	0.8 超前	$\pm 1.5\%$	—
$0.2I_b \leq I \leq I_{max}$	0.5 滞后	$\pm 1.0\%$	$\pm 2.0\%$
	0.8 超前	$\pm 1.0\%$	—

注

1. 表 1 中示出的规定精度的电流范围都用基本电流(I_b)表示。根据 IEC1036 (1996-09) 标准的 3.5.1.1 节规定, I_b 是指与一个直接连接的电表相关性能一致的电流值。最大电流(I_{max})是指保持规定精度的最大电流。

2. 表 1 中列出的功率因数(PF)表征了基波(45~65Hz)电压与电流波形之间的相位关系。在这种情况下 PF 简单定义为 $PF = \cos(\phi)$, 其中 ϕ 表示纯正弦电流和电压之间的相位角。

3. 根据 IEC1036 (1996-09) 标准的 3.5.5 节,电表等级定义为百分比误差的范围。百分比误差定为:

$$\text{百分比误差} = (\text{测量值} - \text{真值}) / \text{真值} \times 100\%$$

图 1 示出了用 AD7755 设计的一种简单、低成本电能表工作原理图。为了给 AD7755 提供必要的电流电压转换本设计采用分流器,并且为衰减线电压采用了简单的分压网络。电能记录器(kWh)是一种用两相步进电机构成的简单机电式计度器。AD7755 的 F1, F2 脚能够直接驱动这种计度器,CF 脚还可提供仪表常数为 3200 imp/kWh (脉冲数/千瓦小时)的高频输出,所以这种高频输出可用 LED 和光电耦合器输出。这种高频输出还可加快电表的校验过程,从而为生产电表提供一种快捷的校验方法。本设计利用电阻网络 R5~R14 改变线电压的衰减来校验电表。

AN-559 应用笔记




图1 用AD7755设计的单相电能表原理图

设计原理

AD7755产生的输出频率与两个输入电压信号乘积的时间平均值成正比。加在AD7755上的输入电压值为V1和V2。有关AD7755的详细功能已在AD7755活页资料中做了介绍，见“工作原理”一节。该活页资料还提供了计算输出频率F1和F2(驱动计度器)的计算公式，它们与输入电压信号的有效值V1和V2的乘积成正比。为方便起见，这里重新给出公式(1)。为了将电能表校验到一个固定常数，用公式(1)对V2值进行标定。

$$F = (8.06 \times V1 \times V2 \times G \times F_{1-4}) / V_{REF}^2 \quad (1)$$

其中F为引脚F1, F2输出的脉冲频率，F₁₋₄是由主时钟获得的分频，G为增益，V_{REF}为基准电压。

图1示出的电表工作条件，线电压为220V，最

大电流(I_{max})为40A。然而，只要正确标定通道1和通道2的输入信号，就能设计出工作于任何线电压和最大电流的电表。

AD7755有4种频率选择方式适合这类电表(即直接驱动计度器)，I_{max}高达120A。当这类表的I_b选为5A时，规定精度的电流范围为2%I_b~I_{max}，或动态范围为400(即100mA~40A)。机电式计度器的电表常数为100imp/kWh，即要记录1kWh的电能要求AD7755发出100个脉冲。IEC1036标准4.2.11节规定机电式记录器从最低位起按十进制计数，每位都是逢十进一。因此计度器采用5位整数1位小数显示方式，即最高位的1对应10,000，较低位依次对应1,000, 100, 10, 1，最低位对应1/10。供校验和测试用的仪表常数选作3200imp/kWh。



图2 用AD7755设计的电能表实物照片

AD7755 基准源电路

图1中还示出了一个供选择的基准源电路。AD7755片内基准源电路的温度系数典型值为30ppm/°C，但A级AD7755的温度系数没有这么低，而高达80ppm/°C。在-20°C或+60°C情况下，由于80ppm/°C的温度系数使AD7755相对25°C标准值产生的误差要高达+0.65%。

分流器的选择

为了使通道V1(电流通道)的动态范围最大，分流器选为350 μΩ。在为电表选择分流器时，有几个重要问题应该考虑。第一，要使分流器的功耗最低。由于本设计方案的最大额定电流为40A，所以分流器的最大功耗为 $(40A)^2 \times 350 \mu\Omega = 560mW$ 。IEC1036标准要求最大功耗为2W(包括电源功耗)。第二，如果功耗很高会给芯片散热带来困难。虽然分流器是采用低温度系数的锰铜合金材料制成的，但是在高温情况下对重负载仍会产生明显的误差。第三，应该考虑电表对相电压短路造成损害具有的防护能

力。由于分流器的阻值非常小，所以外部短路对分流器的影响也非常小。因此分流器总是应该做得尽量小，但这样必然抵消通道V1(0~20mVrms, G=16)的信号范围。如果分流器做得太小，在轻负载情况下又不能符合IEC1036标准精度的要求。因此本设计权衡考虑分流器选为350 μΩ。

设计值的计算

设计参数：

线电压=220V(标称值)

$I_{max}=40A$, $I_b=5A$

计度器=100imp/kWh

仪表常数=3200imp/kWh

分流器阻值=350 μΩ

$100imp/h=100/3600s=0.027777Hz$

在 $I_b=5A$ 条件下校表

I_b 条件下功耗=220V × 5A=1.1kW

I_b 条件下F1(和F2)频率= $1.1 \times 0.027777Hz=0.0305555Hz$

I_b 条件下分流器(V1)两端电压= $5A \times 350 \mu\Omega=1.75mV$

为了选择公式(1)中的 F_{1-4} 频率，请见AD7755活页资料中“为电表选择频率”一节。从AD7755活页资料中的表V和表VI可以查到电表的最佳频率，当 $I_{max}=40A$ 时， $F_{1-4}=3.4Hz$ 。 F_{1-4} 频率的选择是根据逻辑输入S0和S1确定的，见AD7755活页资料中的表II。CF频率仪表常数的选择是根据逻辑输入SCF确定的。仪表常数有两种选择方式，一种是 $64 \times F_1$ (6400imp/kWh)，另一种是 $32 \times F_1$ (3200imp/kWh)。本设计选择3200imp/kWh。在仪表常数为3200imp/kWh，最大电流为40A情况下，CF的最高频率为7.82Hz。许多校验台习惯用光电技术检验电表的精度。这样就限制了能够可靠读取数据的最高频率大约为10Hz。这样公式(1)只剩下通道2(电压通道)V2的值不知道了。

根据前面的公式(1)计算为：

$$0.0305555Hz=(8.06 \times 1.75mV \times V2 \times 16 \times 3.4Hz)/2.5^2$$
$$V2=248.9mVrms$$

因此为了校验这块电表需要将线电压衰减到248.9mV。

AN-559 应用笔记

校验电表

从前一节可以看到通过将线电压衰减到248.9mV的方法能对这块电表做简单校验。线电压衰减是通过图3所示的简单电阻分压器实现的。为了准许分流器的容差和片内基准源±8%的误差(见AD7755活页资料),该衰减网络应该允许至少有±30%的校验范围。此外,这种衰减网络布局的特点是,既使当衰减程度改变时,通道1与通道2之间仍能保持相位匹配,见本应用笔记“两个通道间恰当相位匹配”一节。




图3 衰减网络

从图3可以看出,这个衰减网络的-3dB频率是由R4和C4确定的。即使全部跳线都接通,R15(330kΩ)和R16(330kΩ)的电阻值仍远远大于R4(1kΩ)。因此改变R5~R14电阻链对该网络的-3dB频率几乎没有影响。图3所示的衰减网络不仅允许对线电压进行衰减并且可以10位分辨率(或154μV)175mV~333mV范围内进行调整。这对于10位分辨率的ADC,使用二进制权重电阻链R5~R14实现上述衰减和调整。这样可采用逐次逼近方法对电表进行精确校验。从跳线J1开始按照顺序,例如J1,J2,J3等,依次接通每个跳线,直到合适为止。如果校验CF频率,当某一个跳线接通后,超过32×100imp/h(0.9777Hz)时,应当把这个跳线再断开。可试验所有跳线,但最后试跳线J10。应当注意跳线连接是用焊接到这点具有0Ω的固定电阻器实现的。宁可采用这种跳线而不采用可调电阻器,是因为可调电阻器对时间和环境

条件的稳定性不可靠。

由于AD7755的传递函数,在PF=1,单点校验(Ib)情况下线性非常好,这对于电表校验是非常必要的。如果在设计阶段采取了预防措施,那么在低功率因数(PF=0.5)时可不必校验。为了正确计量在低功率因数下的电能,下一节讨论相位匹配问题。

两个通道间恰当相位匹配

AD7755在40Hz~1kHz频率范围内,内部相位匹配。在电能计量应用中恰当的相位匹配是非常重要的,因为在低功率因数情况下两个通道之间的任何相位失配都会带来明显的测量误差。从下面的例子中很容易说明这一点。图4示出的是感性负载的电压和电流波形图。这个例子示出了电流滞后电压60°(PF=0.5)。在纯正弦波条件下的功率很容易按公式 $V_{rms} \times I_{rms} \times \cos(60^\circ)$ 计算。




图4 感性负载电压与电流波形

如果相对AD7755外部产生一个相位误差(ϕ_e),例如抗混叠滤波器,由此引起的测量误差按下式计算:

$$[\cos(\delta^\circ) - \cos(\delta^\circ + \phi_e)] / \cos(\delta^\circ) \times 100\% \quad (2)$$

公式(2)的意义请见表1注3。其中 δ 为电压和电流之间的相角, ϕ_e 为外部相位误差。对于0.2°的外部相位误差,例如当PF=0.5(60°)时,计算测

量误差为 0.6%。这个例子表明，在低功率因数情况下即使很小的相位误差都会造成一个很大的测量误差。

抗混叠滤波器

如前所述，有一种外部相位误差源可能来自通道 1 和通道 2 的抗混叠滤波器。抗混叠滤波是一种低通滤波器，它放置在 ADC 的模拟输入之前。为了防止由于采样可能引起的失真（称作混叠）必须采用抗混叠滤波器。图 5 示出了这种混叠效应。




图 5 由采样引起的混叠效应

图 5 示出了用 AD7755 设计的电表由于混叠效应引起的测量误差。AD7755 使用 2 个 $\Sigma - \Delta$ ADC 对电压和电流信号数字化。这种 ADC 具有很高的采样速率，即 900kHz。图 5 示出了大于 450kHz（称作奈奎斯特频率）那些频率分量（黑色箭头所示的频率）如何在 450kHz 以下形成镜像或混叠频率（空心箭头所示的频率）。不论什么结构的 ADC 都有这种特性。从这个例子可以看出，只有靠近采样频率（900kHz）的镜像频率才能进入对电表有用的频带，即 0~2kHz。这个事实启发我们，使用一种非常简单的低通滤波器（LPF）衰减掉那些无用的高频（900kHz 附近）分量，从而可防止有用频带内的失真。

最简单的 LPF 是 RC 滤波器，它是一种单极点滤波器，以 -20dB/十倍频程衰减。

选择滤波器的 -3dB 频率

所有滤波器不仅有幅频响应而且也有相频响应。简单的 RC 滤波器 ($R=1k\Omega$, $C=33nF$) 的幅频响应和相频响应如图 6 和 7 所示。从图 6 可以看出，这种简单的 LPF 在 900kHz 的衰减大于 40dB。这种充足的衰减可以保证不受由于混叠造成的影响。




图 6 RC 滤波器幅频响应




图 7 RC 滤波器相频响应

正如上一节所述，如果通道 1 和通道 2 的相频响应不匹配，会产生明显的误差。由于 LPF 的元件容差大很容易产生相位失配。LPF（抗混叠滤波器）的 -3dB 频率越低，在基频或电源频率附近引起的相位误差越明显。即使转折频率设置在 4.8kHz ($R=1k\Omega$, $C=33nF$)，由于元件容差引起的相位误差仍然很明显，见图 8。图 8 示出了当 $R=1k\Omega \pm 10\%$, $C=33nF \pm 10\%$ ，LPF 在 50Hz 处产生的相移为 0.594° 。请记住，在低功率因数时 0.2° 相移产生的测量误差为 0.6%。本设计为了减小由于相位失配造成的测量误差，抗混叠滤波器选取容差为 1% 的电阻器和容差为 10% 的电容器。这样抗混叠滤波器的转折频率扩展到 10kHz~15Hz。但是转折频率不能太高，因为这样要允许足够高的混叠频率成份，从而在噪声环境下对精度有影响。

AN-559 应用笔记




图8 在50Hz处由元件容差产生的相移

请注意，这里再次说明了为什么对通道2(电压通道)做校验网络设计时要采取预防措施的原因。通过改变衰减网络的电阻来校验电表不会改变-3dB频率，因此不会改变通道2衰减网络的相频响应，见本应用笔记“校验电表”一节。下面的图8示出了当校验电阻网络从660k Ω (J1~J10 接通)变化到1.26 M Ω (J1~J10 断开)时，在50Hz处的相移曲线，仅仅产生微小相移 $0.59348^\circ - 0.59308^\circ = 0.0004^\circ$ 。




图9 由校验电阻网络产生的相移

对分流器寄生电感的补偿

在低频情况下，通常将分流器看作纯阻性元件，而不是电抗元件。但是当实际的数据采集系统使用分流器时在某些情况下，即使很小的寄生电感也会产生不合需要的影响。当分流器的阻值非常低时(200 $\mu\Omega$ 数量级)，这个问题非常明显。图10示出了AD7755设计方案中采用的分流器的一种等效电路。分流器有三条接线。其中两条接线提供电流检测输入(V_{IP} 和 V_{IN})，第三条按线接系统地参考点。

图10中示出的分流器电阻为 R_{SH1} (350 $\mu\Omega$)， R_{SH2} 为 V_{IN} 输入端和系统地参考点之间的电阻。主要寄生元件(电感)为 L_{SH1} 和 L_{SH2} 。图10还示出了如何将分流器通过抗混叠滤波器接到AD7755的输入端(V_{IP} 和 V_{IN})。有关抗混叠滤波器的作用在前面已经介绍，其幅频响应和相频响应如图6和7所示。




图10 分流器等效电路

消除分流器寄生电感的影响

分流器的寄生电感对抗混叠网络的影响如图11所示。图中示出了有2nH寄生电感(实线)和无寄生电感(虚线)影响两种情况下的抗混叠滤波器网络的幅频响应和相频响应曲线。从响应曲线中可以看出，该滤波网络的增益和相位响应都受到影响。在1MHz处幅度衰减大约-15dB，这样在噪声环境下会影响重复性和精度。更重要的是电流和电压通道之间都存在相位失配问题。假定通道2的衰减网络在设计时已经与通道1的理想相位响应匹配，那么在50Hz时还有 0.1° 的相位失配。应当注意的是，在 $PF = \pm 0.5$ 时， 0.1° 的相位失配会产生0.3%的测量误差。见“两个通道间恰当的相互匹配”一节的公式(2)。




图 11 分流器寄生电感对抗混叠网络的影响

对这种抗混叠网络增加一个零点会带来问题。对于图 10 所示的分流器使用的简单方式，零点的位置是 R_{SH}/L_{SH} rad。取消该网络附加零点 (Zero) 作用的一种方法是在同一位置 (或靠近) 增加一个附加极点 (Pole)。在通道 1 模拟输入端增加一个外部 RC 电路可产生一个所需要的附加极点。通道 1 新的抗混叠网络如图 12 所示。为了简化验证计算，假定该网络所有的 R 和 C 都相同。




图 12 分流器电感补偿网络

图 12 还给出了这种补偿网络极点位置的表示方法。极点 1 用来取消分流器寄生电感产生的零点。极点 2 实行“抗混叠滤波器”一节介绍的抗混叠滤波器的作用。下面给出了当分流器为 $330 \mu \Omega$ ，其寄生电感为 $2nH$ 时的一个计算实例。

极点 1 的位置按下式计算：

$$\text{极点 1} = -(3/2 \cdot 1/RC + \sqrt{5/4 \cdot 1/RC}) = R_{SH}/L_{SH}$$

当 $R_{SH}=330 \mu \Omega$ ， $L_{SH}=2nH$ ， $C=33nF$ 时，

R 的计算值约为 480Ω ，使用值为 470Ω 。

极点 1 的位置位于 $165,000 \text{ rad}$ 或 26.26kHz

极点 2 的位置按下式计算：

$$\text{极点 2} = (3/2 \cdot 1/RC - \sqrt{5/4 \cdot 1/RC}) = 3.838\text{kHz}$$

为了保证通道 1 和通道 2 之间的相位匹配，通道 2 的极点必须也安置在这一点。当 $C=33nF$ 时，通道 2 抗混叠滤波器电阻新计算值约为 $1.23\text{k} \Omega$ ，使用值为 $1.2\text{k} \Omega$ 。

图 13 示出了补偿网络对通道 1 抗混叠滤波器幅频响应和相频响应的影响。虚线表示按照新计算结果选取的使用元件值 (即 $1.2\text{k} \Omega$ 和 $33nF$) 确定的通道 2 响应曲线。实线表示分流器寄生电感确定的通道 1 响应曲线。应当注意的是，这两种情况下的相频响应与幅频响应曲线非常接近，这是补偿网络带来的客观效果。




图 13 补偿后的抗混叠网络的相频响应和幅频响应

当分流器的寄生电感产生的极点大于 25kHz 时，这种补偿方法效果很好。如果零点的频率非常高，可采用简单的方法消除零点的影响，即在通道 1 安置外部 RC 产生一个极点，这种抗混叠滤波器的电阻是原来的 $1/10$ ，例如 $R=100 \Omega$ ， $C=33nF$ 。当选择分流器时，应当细心保证其寄生电感很小。当分流器阻值很小时，例如 $<200 \mu \Omega$ ，这一点尤为重要。在给定寄生电感情况下 ($\text{Zero}=R_{SH}/L_{SH}$)，请注意分流器的电阻越小，零点频率越低。

AN-559 应用笔记

电源设计

本设计采用由电容器分压网络(即C17和C18)构成的简单低成本电源。大部分线电压都降落在电容器C17两端，它是一种560nF耐压250V的金属聚酯薄膜电容器。C17的阻抗决定电源的VA额定有效值。但C17的尺寸必须符合IEC1039标准的功耗指标的要求。包括电源在内的全部电压电路的总功耗应符合IEC1039(1996-9)标准4.4.1.1节的规定。在标称条件下，每相电压的总功耗是2W和10VA。本设计电源的标称VA额定值是7VA。总功耗人约为0.98W。在40A负载条件下包括分流器的功耗在内，电表的总功耗为1.54W。图14示出了基本电源电路。




图14 基本电源电路

图15, 16, 17和18中的曲线示出了当线电压从180V改变到250V并且在重负载(50A)条件下电源电路(PSU)的性能。到目前为止该电源的最大的负载是驱动步进电机所需要的电流，其线圈阻抗约为400Ω。从图15中的曲线观察C18上的电压V1就能清楚地说明这一点。图16示出了从该电源输出的电流。当考察下面的仿真试验曲线时请参考图14。




图15 在220V和50A负载条件下电源电压输出特性




图16 在220V和50A负载条件下电源电流输出特性




图17 在180V和50A负载条件下电源电压输出特性




图18 在250V和50A负载条件下电源电压输出特性

抗电磁干扰设计

IEC1036标准的4.5节指出“电表设计应当遵循的原则是防止传导、辐射和静电放电三种形式的电磁干扰不损坏或实质性影响电表”。设计时应考虑如下三种干扰源：

1. 静电放电 (ESD)
2. 高频电磁场
3. 快速瞬变脉冲群 (EFT)

所有的预防措施和设计方法(例如铁氧体、电容器电源滤波器、大体积的表面贴装(SMD)电阻器、印制线路板(PCB)的布局和接地问题)对每种形式的电磁干扰都有一定防护作用。但是有些措施(例如铁氧体)仅对某种电磁干扰(例如射频和EFT)起主要作用。下面讨论上述每种干扰源及其具体防护措施。

静电放电 (ESD)

虽然许多对ESD敏感的电子元器件芯片内部都含有一些保护措施，但是对于下面介绍的那种剧烈放电则没有保护作用。另一方面，ESD作用是累积的，即一个器件可能经受住一次ESD作用，但不能保证在今后某一段时期能经受住多次ESD作用。最好的方法是，在ESD与敏感电子器件接触之前就消除或衰减ESD的作用。这种方法对防止各种传导电磁干扰很有效。按照IEC1000-4-2标准做ESD测试，应符合如下条件：

- 接触放电
- 测试严酷等级：4级
- 测试电压：8kV
- 放电次数：10次

为了保护器件不必接入过多的外部元件，而应尽量让电路中已经接入的元件起到双重作用。

例如在与外部有接触的那些点(如与分流器连接的点)必须防护ESD的作用。这里与AD7755连接的那个分流器的前边再接两个内部ADC所需要的LPF(抗混叠滤波器)，见“抗混叠滤波器”一节。这种RC滤波器对防止ESD损坏CMOS器件也有足够的保护作用，但是必须注意使用合适类型的元器件，例如电阻器不应选用线绕电阻器，因为在电阻两端会传导释放电荷。为了阻止电荷放电在电阻器两端传导，电阻器

的体积应该大。在本设计中的抗混叠滤波器选用1/2W SMD 2010电阻器，还用两个铁氧体与分流器串联。铁氧体的阻塞作用对于减缓ESD电流脉冲快速上升时间特别有效。这种高频瞬时能量被铁氧体吸收后不再传送或反射给系统中的其它器件，有关铁氧体的特性后面还要讨论。PSU电路也直接连接到电表的端子。在这里产生的放电被铁氧体、电源滤波电容器(C16)和整流二极管(D2和D3)吸收。由于校验用的衰减网络的阻抗很大，所以对模拟输入端V2P有静电防护作用。另一个很常见的低成本方法是在PCB板的元件面制作火花隙(spark gap)来捕获ESD作用(见图19)。但是，电表在一个开放环境下正常工作时要遭受多次ESD作用，所以在类似分流器的敏感连接点处不推荐采用这种方法。因为多次放电会使火花隙两端的碳增多，这样造成的短路或产生的电阻到时会影响电表精度。为防止PSU中人幅度或快速上升时间的放电，在考虑选用金属氧化物压敏电阻器(MOV)之后，再采用火花隙。有关MOV的特性将在后面介绍。




图 19 为捕获ESD作用制作的火花隙

高频电磁场

集成电路(IC)对射频(RF)的敏感度比较明显趋向在20~200MHz范围内。高于这个频段，寄生电容对敏感器件没有影响。一般对IC来说，20~200MHz频段的RF实际上范围已经很宽了，也就是说没有比这个频段更易出麻烦的。但是由于PCB的谐振作用，对某些频率可能更加敏感。这些谐振频率在某段频率范围内能产生插入增益，进而会对敏感器件造成干扰。到目前为止，最大量的RF信号都是经过电缆进入系统的，所以对这些连接点必须采取防护措施。

AN-559 应用笔记

系统抗高频干扰的主要措施是：

- 1. 缩小电路带宽
- 2. 隔离敏感器件

缩小电路带宽

本设计需要的模拟带宽仅 2kHz，这对尽量减小 RF 影响是十分有利的。为了减少 RF 辐射进入系统，在电缆进入点可接一个低通滤波器。在进入 AD7755 之前，在分流器的输出端已经滤波。这就是前边已经介绍的抗混叠作用。选择好元件并且增加一些必要的元件（例如铁氧体）能使这种抗混叠滤波器对 RF 的滤波效果加倍。图 6、图 7 示出了在模拟输入端加抗混叠滤波器后理想化的幅频响应和相频响应。当频率很高时（例如 $> 1\text{MHz}$ ），必须考虑每个集总元器件的寄生电抗。图 20 示出了带寄生电抗元件的抗混叠滤波器。由于这些小容量的电容和电感在高频段的影响很大，因此必须予以考虑。




图 20 带寄生电抗元件的抗混叠滤波器

一般使用体积小、引脚短的元器件（例如 SMD 器件）使其寄生电抗保持最小。因为不知道确切的源阻抗（它取决于电源的源阻抗），所以一些通用的预防措施是减小潜在的谐振作用。由于源阻抗和滤波器网络相互作用产生的谐振能产生插入增益，从而在某个频点（谐振频率）会增加 RF 辐射对系统的作用。类似电容器（例如 X7R 型）这种具有介质损耗的元件（即电阻元件）和铁氧体都是这种应用的理想元件。这种元件将 RF 辐射以热能形式被损耗而不是将其反射或传输给系统的其它元器件。铁氧体 Z3 和 Z4 在这方面具有优良的性能。图 21 示出了铁氧体阻抗对频率的响应曲线。




图 21 铁氧体 (Z3和Z4) 在抗混叠滤波器中的频率响应

从图 21 可以看出，铁氧体在高频范围内成为主要阻抗。如前所述，由于铁氧体阻抗随频率增加而增加，所以它仅对高频 RF 有衰减作用。

隔离敏感器件

隔离分流器只能使 AD7755（经过抗混叠滤波器）直接与“外部”连接。另一方面，为了提供电源和电压通道 (V2)，该系统还要接到相线和中性线。铁氧体 (Z1) 和电源滤波电容器 (C16) 应该对电源的 RF 辐射有明显的衰减作用。产生 RF 另外一个可能的途经是系统的信号地。为了使 AD7755 周围的信号地与外部接地参考点 (K4) 隔离，通常采用分隔 (moating) 法，图 22 示出了这种方法的原理图。




图 22 用分隔法使高频干扰与 I/O 连接隔离

对系统中的敏感区域要防止 RF 辐射在 I/O 连接处进入系统。由于图中所示的 I/O 连接的周围区域没有任何接地面和电源面，从而限制了 RF 辐射的传导路径，所以称作“分隔”法。很显然，电源、地和信号必须跨过这个分隔区才能接通，因此图 22 示出了使用一个铁氧体可以安全地实现这种连接。请记住铁氧体在高频时具有很大的阻抗，见图 21。

快速瞬态脉冲群 (EFT)

EFT 测试用来测定系统抵抗传导瞬态脉冲群的能力。按照 IEC1000-4-4 标准规定的条件进行测试。对 EFT 脉冲进行防护非常困难，因为这种干扰经过外部连接进入系统，例如电源线。图 23 示出了 IEC1000-4-4 标准采用的 EFT 脉冲的物理特性。使该脉冲特性衰减的最主要因素可能不是其幅度（高达 4kV），而是由快速上升时间决定的高频成份。快速上升时间意味着该脉冲的高频成份能通过寄生电容等路径耦合到系统其它部分。PCB 的印制线 (traces) 和信号地的感应作用能产生一个很大的差动信号。这种很大的差动信号能够中断敏感电子元器件正常工作。数字系统在大多数情况下都是由于数据错误受到影响，而模拟系统一般仅在受干扰期间才受到影响。




图 23 单 EFT 的脉冲特性


类似 ESD 传导 EFT 带来的另一个问题是，这种辐射作用通常对电子元器件具有累积作用。一个 EFT 脉冲的能量高达 4mJ，它能将 40A 的电流传输给 50 Ω 负载，见图 26。因此，由于感性负载的切换等原因表现出连续的 EFT 作用，对元器件的长期可靠性可能

带来隐患。最好的方法是对 EFT 敏感的系统的那些元器件采用防护措施。

上一节介绍的对高频电磁场的防护方法也完全适用于 EFT。电子线路应尽可能地与通过 PCB 板的干扰源和滤波信号与电源连接隔离（即“分隔”）。另外在干线两端接一个 10nF 电容器 (C16) 以便为差动的 EFT 脉冲提供一个低阻抗分流器。由器件引脚和 PCB 印制线产生的寄生电感表明金属氧化物压敏电阻器 (MOV) 对衰减差动 EFT 脉冲不是很有效的。MOV 对衰减能量、持续时间相当长的干扰（例如闪电）非常有效。有关 MOV 的特性将在下一节将讨论。

S20K275 型 MOV

本设计使用的 MOV 是 Siemens 公司的 S20K275 型 MOV。MOV 基本上是一种压敏电阻器，其电阻随电压增加而减小。MOV 通常与被保护的器件或电路相并联。在过压期间形成一个低阻的分流器，因此可以防止被保护电路两端的电压进一步上升。这种过压保护主要是靠降低过压源的源阻抗，例如干线网络的源阻抗。图 24 示出了其工作原理。



* 此特性曲线取自 Siemens Matsushita Components
S10V Metal Oxide Varistor Catalog

图 24 MOV 过压保护工作原理

图 24 示出了如何从给定的过压和源阻抗计算 MOV 的电压和电流。在同一图上画出了过压负载线（电压开路，电流短路）和 MOV 的 V/I 特性曲线。从两

AN-559 应用笔记

条曲线的交点可以读出 MOV 的箝位电压和电流。

请注意,当测定短路电流时必须细心。当源阻抗(例如干线)随频率明显变化时,必须考虑过压时的频率成份。在 EFT 脉冲(高频)测试期间,干线源阻抗通常为 $50\ \Omega$ 。下一节将讨论有关瞬态和过压 EMC 一致性测试(compliance tests)的 IEC1000-4-4 和 IEC1000-4-5 标准。

IEC1000-4-4 标准和 S20K275 型 MOV

虽然刚才介绍的图示法很有用,但是要想更好地掌握 MOV 的工作特性,最好采用仿真试验方法。Siemens Matsushita Components 公司又推出了适合各种 MOV 的 SPICE 软件,这对于在各种 IEC EMC 测试条件下,测定器件工作情况非常有用。有关该公司 SPICE 软件及其应用的详细情况请见网址:

<http://www.siemens.de/pr/index.htm>

IEC1000-4-4 标准用来测定重复、低能、高压、快速上升时间的脉冲对电子系统的影响。本测试方法试图模拟各种瞬态切换造成的瞬态干扰(例如感性负载的切断、继电器触点跳动等)。

图 25 示出了用于重复 IEC1000-4-4 标准规定的 EFT 测试脉冲的等效电路。该脉冲发生电路是根据 IEC1000-4-4(1995-01)标准中图1设计的,其工作特性是:

- $50\ \Omega$ 负载, 2 kV 电压情况下,最大能量每个脉冲 4 mJ
- 源阻抗 $50\ \Omega \pm 20\%$
- 隔直流电容器 10 nF
- 脉冲上升时间 $5\text{ ns} \pm 30\%$
- 脉冲宽度半峰值时: $50\text{ ns} \pm 30\%$
- 脉冲波形如图 23 所示




图 25 EFT 发生器电路

这个 EFT 发生器的仿真输出送给纯 $50\ \Omega$ 阻性负

载,其特性曲线如图 26 所示。该发生器开路输出脉冲幅度为 4 kV ,因此按照 IEC1000-4-4 标准规定发生器的源阻抗是 $50\ \Omega$,即空载与加载时的输出脉冲峰值之比为 2: 1。图 26 中的曲线还示出了传输到 $50\ \Omega$ 负载的电流和瞬时功率($V \times I$)。由于总能量是功率的积分,所以可用图中所示的矩形方法近似计算。按照规定,在 2 kV 时人约为 4 mJ 。




图 26 外接 $50\ \Omega$ 负载时 EFT 发生器的特性曲线(无保护)




图 27 外接 $50\ \Omega$ 负载,在适当的位置接 MOV 时, EFT 发生器的特性曲线

图 27 示出了该发生器输出接 $50\ \Omega$ 负载,并且外接 MOV 和 5 nH 电感时的工作特性曲线。这种情况要把 PCB 印制线和器件引脚产生的寄生电感都考虑进去。虽然仿真试验结果表明 EFT 脉冲已经被衰减(600 V),大部分能量被 MOV 吸收(仅有 0.8 mJ 的能量传输给 $50\ \Omega$ 负载),但还应注意寄生电感和电容能使 MOV 丧失作用。例如图 28 示出了当寄生电感增加到 $1\ \mu\text{ H}$ 时

的同一个仿真结果，如果布线时不加注意很容易产生寄生电感，使脉冲幅度再次达到2kV。




图 28 外接 50 Ω 负载，在适当位置接 MOV 且寄生电感为 1 μH 条件下 EFT 发生器的特性曲线

当EFT发生器外接一个10nF电容器(C16)时，对差动EFT脉冲将提供一个低阻通路。这里寄生电感(L1)还是为1 μH并且在适当位置并接有MOV。图29示出了外接C16之后的作用。图中还示出了通过C16的电流曲线和50 Ω负载两端的电压曲线。电容器C16对EFT脉冲提供了一个低阻通路。请注意通过C16的电流峰值高达80A，因此可以极大衰减EFT的脉冲幅度。




图29 在图28条件基础上再外接C16(10nF)之后EFT发生器的特性曲线

IEC1000-4-5标准

IEC1000-4-5标准是为了当电源和相互连接的线路受到高能干扰时，为检测电子设备的抗干扰性能

提供的一种通用测试方法。图30示出的常用电路能够产生IEC1000-4-5介绍的混合波形脉冲发生器。它是根IEC1000-4-5(1995.02)标准中图1所示的电路而设计的。这种发生器能够产生上升时间为1.2 μs，半峰值脉宽为50 μs(1.2/50 μs)的开路电压波形和8/20 μs的短路电流波形，所以称作混合波形脉冲发生器。

该浪涌发生器有效输出阻抗为2 Ω，它定义为开路峰值电压与短路峰值电流之比。




图 30 符合 IEC1000-4-5 规定的浪涌发生器

图31示出了浪涌发生器产生的电压和电流输出波形。这种混合波形发生器的特点是：

开路电压：

- 0.5kV~至少4.0kV
- 波形如图31所示
- 开路电压容差±10%

短路电流：

- 0.25~2.0kA
- 波形如图31所示
- 短路电流容差±10%

重复时间至少60秒




图 31 开路电压和短路电流特性曲线

AN-559 应用笔记

MOV对抑制高能或持续时间长的浪涌非常有效。图32示出了MOV按照图30所示的方法连接浪涌发生器，在4kV浪涌作用下，MOV两端的电压波形及其电流和瞬态功率波形。用图中所示的矩形方法很容易计算被MOV吸收的能量。




图 32 在 4kV 浪涌作用下被 MOV 吸收的能量

MOV吸收浪涌电流能力下降机理

MOV能够控制(即被吸收的)最大浪涌电流的能力取决于MOV在使用期限内受到浪涌的冲击次数。MOV每当受到浪涌冲击一次其寿命就缩短一次。MOV产品说明将给出在8/20 μs电流脉冲作用下的最大不可重复浪涌电流。如果电流脉冲持续时间较长并且在MOV使用期限内不止一次受浪涌冲击，那么MOV能吸收最大电流的能力肯定下降。图33示出了S20K275型MOV的性能下降曲线。假定浪涌冲击时间30 μs并且峰值电流如图32所示，图中示出了MOV在受浪涌冲击10次以前能够吸收的最大浪涌电流。重复试验(10次)后，MOV的电压波形将改变，开始增加，然后急剧下降。




图 33 S20K275 型 MOV 性能下降曲线

EMC测试结果

在一个独立的试验室对本设计的电磁兼容性(EMC)做了测试。全部测试都是由美国 Integrity Design & Test Services Inc (Littleton, MA 01460, USA) 完成的。按照 IEC1036: 1996 标准的要求对于本设计发射性能 (EN 55022 Class B) 进行了测试。该测试报告的副本可从 ADI 公司的如下网址得到：

http://www.analog.com/techsupt/application_notes/ad7755/64567_e1.pdf

按照 IEC1036: 1996 标准的要求对本设计对 ESD、射频干扰 (RFI)、键控射频干扰和 EFT 的敏感性 (EN 61000-4-2, EN61000-4-3, EN61000-4-4 和 ENV50204)，也进行了测试。该测试报告的副本可从 ADI 公司的如下网址得到：

http://www.analog.com/techsupt/application_notes/ad7755/64567_c1.pdf

PCB 设计

在 PCB 设计阶段既要考虑对传导或辐射电磁干扰的敏感性又要考虑模拟信号的性能。幸好有许多提高模拟和混合信号性能的常用设计方法，对设计本身来说这也有益于改进电磁干扰 (EMI) 的坚固性 (robustness)。主要设计思想是对噪声和电磁干扰敏感的那部分电路进行隔离。因为 AD7755 要完成全部数据转换和信号处理，所以电表的坚固性取决于在一个很大范围内怎样对 AD7755 进行防护。

为了在很宽的动态范围内保证精度，PCB 的数据采集部分应尽可能无噪声，即电子噪声最小。AD7755 内部的 ADC 在模数转换过程噪声会影响其转换精度。在任何混合信号系统都常见的一种噪声源是电源的接地回路。这里高频噪声 (来自快速上升时间的前沿) 通过接地回路那部分公共电阻耦合到 PCB 的模拟电路。图 34 示出了这种耦合机理。




图 34 噪声通过接地回路公共电阻耦合到模拟电路

解决这种问题的常用方法是将模拟电源和数字电源的回路分开，尽一切努力使这段回路的阻抗尽可能降低。AD7755 在 PCB 设计时，使用分开的接地面以便隔离噪声地回路。使用接地面也是为了保证接地回路阻抗尽可能降低。AD7755 和敏感信号路径都应放在 PCB 中的“安静”部分，在这里要与产生噪声的因素 (例如电源、闪光 LED 等) 隔离。由于 PSU 采用电容降压电路，所以主要电流 (220V 时大约 32mA) 都要经过接地回路返回相线 (系统地)，如图 35 所示。将 PSU 放在 PCB 的数字电路部分，从而使返回电

流与 AD7755 和模拟输入信号分开。这个电流具有与被测信号相同的频率，所以如果不注意回路电流会影响测量精度 (例如当模拟输入时 PSU 之间产生串扰)。另外通道 2 (电压通道) 的衰减网络部分也放置在 PCB 的数字部分。这样可以使 PCB 的模拟 (安静) 部分的输入信号幅度尽可能降低，从而有助于尽可能消除对通道 1 的串扰。推荐分流器规格为 $350\ \mu\Omega$ ，通道 1 的电压信号范围为 $35\ \mu\text{V} \sim 14\text{mV}$ ($2\%I_b \sim 800\%I_b$)。图 35 示出了电能表最终采用的 PCB 平面图。





图 35 AD7755 电能表 PCB 平面图

在如图 35 所示的 PCB 设计中将布线电源面单独分开，从而再次推荐了抗电磁干扰所采用的“分隔”方法。这种方法仅在 PCB 的数字部分有相线与中线的连接点。数字部分包含瞬态抑制电路 (MOV, 铁氧体等) 和电源电路。通过铁氧体连接两个接地面，这有助于模拟地与高频干扰隔离，见“抗电磁干扰设计”一节。


AN-559 应用笔记

电表精度和测试结果

在 25℃，220V，PF=+0.5/-0.5，F=50Hz 条件下的测量误差 (读数百分比%)




在 70℃，220V，PF=+0.5/-0.5，F=50Hz 条件下的测量误差 (读数百分比%)



AN-559 应用笔记

在 -25°C , 220V, $\text{PF}=\pm 0.5/-0.5$, $F=50\text{Hz}$ 条件下的测量 误差(读数百分比%)



译者注:

美国 Integrity Design & Test Seviles Inc. 为本设计方案颁发的 EMC 测试报告 (Certificate of Compliance) 副本从略。

AN-559 应用笔记

ANSI IC12.16 与 IEC1036 标准比较

美国国家标准化组织(ANSI)为固态电子表规定的标准是 ANSI IC12.16-1991。因为本应用 笔记在解释本设计方案时涉及到了国际电工委员会(IEC)规定的 IEC1036 标准,所以这里按照 ANSI 的相应规定对 IEC1036 标准的主要条款作一些解释。

IEC1036 标准对等级的规定

按照 IEC1036 规定电表的等级与电表的精度相关。例如 1 级表相对参考值的偏差 $< 1\%$, 0.5 级的最大偏差 $< 0.5\%$, 以此类推。按照 ANSI IC12.16 规定,电表的等级指在额定精度下,与最大允许电流相关。规定的等级可以是 10, 20, 100, 200 和 320, 分别对应允许的电流是 10A, 20A, 100A, 200A 和 320A。

IEC1036 标准对基本电流的规定

基本电流(I_b)是指能用来规定电表工作范围的那个电流值。IEC1036 在规定的动态范围内定义电表的精度,例如 $0.05I_b \leq I \leq I_{max}$ 。当规定影响因素的最大允许范围时,例如电压偏差和频率偏差,还可 用 I_b 测试负载。ANSI IC12.16 对测试电流采用非常接

近的规定。对每种电表等级的测试电流(最大电流)规定如下:

10 级: 2.5A
20 级: 2.5A
100 级: 15A
200 级: 30A
320 级: 50A

IEC1036 标准对 I_{max} 的规定

I_{max} 是指电表符合额定精度的最大电流。它应该与 ANSI IC12.16 标准规定的电表等级相一致。例如,按照 IEC1036 规定, I_{max} 为 20A 的电表,按照 ANSI IC12.16 标准规定应该是 20 级的电表

空载阈值

AD7755 具有片内抗潜动功能。AD7755 如果输出频率低于某最低频率时,在 CF, F1 和 F2 引脚上 没有脉冲输出。这个特性保证当不接负载时,电表不记录能量。IEC1036 (1996) 标准规定,当 $PF=1$ 时起动电流 $\leq 0.4\%I_b$ 。本设计起动电流计算值为 7.8mA,或 $0.16I_b\%$,见 AD7755 活 页资料中“空载阈值”一节。

PCB 设计图




图 36 PCB 顶层元件面




图 37 PCB 底层元件面




图 38 PCB 顶层布线图






图 39 PCB 底层布线图

AN-559 应用笔记

电路原理图 1



电路原理图 2



AN-559 应用笔记

元器件明细表

型号	规格	说明
R1, R2,R3, R4	1kΩ, 1%, 1/8W	SMD 1206 Resistor Surface Mount, Panasonic ERJ-8ENF1001 Digi-Key No. P 1K FCT-ND
R5	300kΩ, 5%, ½W, 200V	SMD 2010 Resistor Surface Mount, Panasonic, ERJ-12ZY304 Digi-Key No. P 300K WCT-ND
R6	150kΩ, 5%, ¼W, 200V	SMD 1210 Resistor Surface Mount, Panasonic, ERJ-14YJ154 Digi-Key No. P 150K VCT-ND
R7	75kΩ, 5%, 1/8W, 200V	SMD 1206 Resistor Surface Mount, Panasonic, ERJ-8GEYJ753 Digi-Key No. P 75K ECT-ND
R8	39kΩ, 5%, 1/16W, 50V	SMD 0402 Resistor Surface Mount, Panasonic, ERJ-2GEJ393 Digi-Key No. P 39K JCT-ND
R9	18kΩ, 5%, 1/16W, 50V	SMD 0402 Resistor Surface Mount, Panasonic, ERJ-2GEJ183 Digi-Key No. P 18K JCT-ND
R10	9.1kΩ, 5%, 1/16W, 50V	SMD 0402 Resistor Surface Mount, Panasonic, ERJ-2GEJ912 Digi-Key No. P 9.1K JCT-ND
R11	5.1kΩ, 5%, 1/16W, 50V	SMD 0402 Resistor Surface Mount, Panasonic, ERJ-2GEJ512 Digi-Key No. P 5.1K JCT-ND
R12	2.2kΩ, 5%, 1/16W, 50V	SMD 0402 Resistor Surface Mount, Panasonic, ERJ-2GEJ222 Digi-Key No. P 2.2K JCT-ND
R13	1.2kΩ, 5%, 1/16W, 50V	SMD 0402 Resistor Surface Mount, Panasonic, ERJ-2GEJ122 Digi-Key No. P 1.2K JCT-ND
R14	560Ω, 5%, 1/16W, 50V	SMD 0402 Resistor Surface Mount, Panasonic, ERJ-2GEJ561 Digi-Key No. P 560 JCT-ND
R15, R16	330kΩ, 5%, ½W, 200V	SMD 2010 Resistor Surface Mount, Panasonic, ERJ-12ZY334 Digi-Key No. P 330K WCT-ND
R17, R23	1kΩ, 5%, 1/8W, 200V	SMD 1206 Resistor Surface Mount, Panasonic, ERJ-8GEYJ102 Digi-Key No. P 1K ECT-ND
R18	820Ω, 5%, 1/8W, 200V	SMD 1206 Resistor Surface Mount, Panasonic, ERJ-8GEYJ821 Digi-Key No. P 820 ECT-ND
R19, R20	20Ω, 5%, 1/8W, 200V	Resistor Surface Mount, Panasonic, ERJ-8GEYJ200 Digi-Key No. P 20 ECT-ND
R21	470Ω, 5%, 1W	Through-hole, Panasonic, Digi-Key No. P470W-1BK-ND
R22	10Ω, 5%, 1/8W, 200V	SMD 1206 Resistor Surface Mount, Panasonic, ERJ-8GEYJ100 Digi-Key No. P 10 ECT-ND
C1, C2, C3, C4	33nF, multilayer ceramic, 10% 50V, X7R	SMD 0805 Capacitor Surface Mount, Panasonic, ECJ-2VB1H333K Digi-Key No. PCC 1834 CT-ND
C5, C13	10μF, 6.3V	EIA size A Capacitor Surface Chip-Cap, Panasonic, ECS-TOJY106R Digi-Key No. PCS 1106CT-ND – 3.2mm x 1.6mm

元器件明细表(续)

型号	规格	说明
C6, C7, C10, C12, C14, C15, C19	100nF, multilayer ceramic, 10%, 16V, X7R	SMD 0805 Capacitor Surface Mount, Panasonic, ECJ-2VB1E104K Digi-Key No. PCC 1812 CT-ND
C8, C9	22pF, multilayer ceramic, 5%, 50V, NPO	SMD 0402 Capacitor Surface Mount, Panasonic, ECU-E1H220JCQ Digi-Key No. PCC 220CQCT-ND
C11	6.3V, 220uF, Electrolytic	Through-hole Panasonic, ECA-OJFQ221 Digi-Key P5604 - ND D = 6.3mm, H = 11.2mm, Pitch = 2.5mm, dia. = 0.5mm
C16	10nF, 250V, Class X2	Metallized Polyester Film Through-hole Panasonic, ECQ-U2A103MN Digi-Key No. P4601-ND
C17	470nF, 250V AC	Metallized Polyester Film Through-hole Panasonic, ECQ-E6474KF Digi-Key No. EF6474-NP
C18	35V, 470uF, Electrolytic	Through-hole Panasonic, ECA-1VHG471 Digi-Key P5554 - ND
U1	AD7755AN	Supplied by ADI - 24 pin DIP, use pin receticles (P1-P24)
U2	LM78L05	National Semiconductor, LM78L05ACM, S0-8 Digi-Key LM78L05ACM-ND
U3	PS2501-1	Opto, NEC, Digi-key no PS2501-1NEC-ND
U4	AD780BRS	Supplied by ADI - 8 pin SOIC
D1	Low Current LED	HP HLMP-D150 Newark 06F6429 (Farnell 323-123)
D2	Rectifying Diode	1W, 400V, DO-41, 1N4004, Digi-Key 1N4004DICT-ND
D3	Zener Diode	15V, 1W, DO-41, 1N4744A Digi-Key 1N4744ADICT-ND
Z1,Z2	Ferrite bead cores	axial-leaded (15mm x 3.8mm) 0.6mm lead diameter Panasonic, EXCELSA391, Digi-Key P9818BK-ND
Z3 ,Z4	Ferrite SMD Bead	SMD 1806 Steward, LI 1806 E 151 R Digi-Key 240-1030-1-ND
Y1	3.579545MHz XTAL	Quartz Crystal, HC-49(US), ECS no. ECS-35-17-4 Digi-Key no. X079-ND
MOV1	Metal Oxide Varistors	AC 275V, 140Joules FARNELL No. 580-284, Siemens, S20K275
J1 - J10	0.1Ω, 5%, ¼W, 200V	SMD 1210 Resistor Surface Mount, Panasonic ERJ-14RSJ0R1, Digi-Key no. P0.1SCT-ND
J11 - J15	0Ω, 5%, 1/8W, 200V	SMD 1206 Resistor Surface Mount, Panasonic, ERJ-8GEYJ000 Digi-Key No. P0.0ECT-ND
P1-P24	Single low profile	sockets for U1 0.022" to 0.025" pin diameter ADI stock 12-18-33. ADVANCE KSS100-85TG
K1 - K8	Pin Receptacles	0.037" to 0.043" pin diameter, hex press fit Mil-Max no. 0328-0-15-XX-34-XX-10-0 Digi-Key ED5017-ND
Counter	2 phase stepper, 100 imp	China National Electronics Import & Export Shaanxi Co. No.11 A, Jinhua northern Road, Xi'an China. Email: chenylf@public.xa.sn.cn Tel: 86- 29 3218247,3221399 Fax: 86- 29 3217977, 3215870